Nolan Mariotte
Depuis des mois, on répète que l'engagement d'Intel en faveur de l'EUV High-NA pourrait changer l'équilibre des pouvoirs dans l'industrie du silicium par rapport à ses grands rivaux TSMC et Samsung et, cependant, lorsque l'on descend dans les détails techniques et que l'on parle à des personnes réellement impliquées dans les processus, la lecture change beaucoup. EUV High-NA n'est pas une solution miracle, encore moins un avantage automatique par rapport à TSMC, mais c'est une technologie puissante, bien qu'elle aussi immature, lente à intégrer et avec un écosystème qui n'est pas encore prêt pour une véritable production. Jusqu'à présent, le problème réside dans les nouvelles informations provenant de Jukan, où l'on prétend qu'Intel pourrait avoir plus de problèmes que ce qu'il dit avec Intel 14A en tant que processus lithographique, et tout cela à cause de l'OPC.
Pour comprendre pourquoi cette rumeur a du sens, il faut commencer par le point qui n'est presque jamais bien expliqué : la soi-disant correction optique de proximité, ou OPC. La correction optique de proximité, traduite en espagnol, est le cœur mathématique de tout nœud avancé et, bien sûr, a une valeur cruciale pour déterminer son succès et ses performances. Nous commencerons donc par là pour donner un contexte à ce qui se dit en coulisses.
Intel 14A n'est peut-être pas le Saint Graal comme le disent les bleus avec EUV High-NA, et il vise déjà l'OPC
La première chose à comprendre est qu'avant d'imprimer un seul transistor en volume dans le cadre d'un processus lithographique, et pendant des décennies, la correction optique de proximité doit être entraînée, validée et optimisée pour des milliers de motifs différents. Et cela se produit très tôt dans la vie d’un nœud, pratiquement à ses débuts. Lorsqu’une fonderie comme IFS ou TSMC se met à jouer avec la Correction Optique de Proximité, le processus prend déjà forme. Si un nouvel outil n’y rentre pas, il est pratiquement laissé de côté et cela pourrait être le plus gros problème selon les rumeurs.
C’est là que l’EUV High-NA est confronté au plus grand défi pour Intel. Le scanner est déjà développé par ASML et comme nous l'avons vu, le premier de l'histoire a été envoyé en Arizona, mais l'écosystème qui l'entoure n'est pas prêt. Il n’existe pas de modèles OPC suffisamment robustes, il n’y a pas d’expérience pratique concernant les défauts et il y a un manque de données obtenues dans des conditions réelles de production.
Bien qu'il soit possible de réaliser des expériences en laboratoire et de collecter des informations, comme le fait actuellement Intel, et donc ses proclamations, cela est différent de produire en grande quantité avec des résultats acceptables et des coûts maîtrisés. Pour le moment, EUV High-NA ne répond pas à cette exigence fondamentale, et maintenant les bleus doivent la faire évoluer, mais sans l'écosystème complet et mature… Attention.
Ce que nous essayons de dire, c'est qu'avec tout cela sur la table, Intel joue quelque chose de différent de TSMC : tester, développer cet écosystème avec ASML et réduire le temps au minimum, pour atteindre l'échelle plus rapidement avec ces nouvelles longueurs d'onde et ces nouveaux scanners. De leur côté, ceux de Taiwan abordent la question différemment.
Pourquoi TSMC décide-t-il de ne pas utiliser EUV High-NA sachant qu'Intel a un avantage ?
Dans ce contexte, la stratégie de TSMC n’est pas aussi conservatrice qu’il y paraît au premier abord. Ils travaillent depuis longtemps sur leur nœud d'environ un nanomètre, appelé A10, et ils y travaillent toujours, mais leur approche est différente. L'année dernière, ils ont commencé à ajuster l'OPC et le processus est presque défini à partir de ce qui est connu, donc s'ils introduisaient EUV High-NA maintenant, ils devraient rouvrir de nombreuses variables.
Cela signifierait davantage de risques, davantage de retards et aucune garantie que les avantages dépassent les coûts. C'est pourquoi TSMC préfère tirer le meilleur parti de l'EUV actuel, même si cela signifie multi-modèles, ajouter plus d'étapes et augmenter le coût. C’est en revanche ce qu’Intel veut éviter. Pour eux, le plus important est d’avoir un plan clair pour produire des chips de manière cohérente et s’assurer que les clients sont satisfaits.
Au final, cette rumeur sur Intel 14A et EUV High-NA nous rappelle quelque chose de fondamental que l'on oublie parfois quand on parle de nœuds et de nanomètres, et ce n'est autre que la nécessité d'un écosystème complet et mature au-delà de l'OPC.
La lithographie ne progresse pas seulement au rythme du matériel, elle évolue également au rythme des logiciels, des mathématiques et de tout un écosystème qui met des années à mûrir. EUV High-NA arrivera, presque certainement, mais pas là où beaucoup veulent le vendre aujourd'hui, comme le fait Intel, car oui, bien qu'il y ait des progrès, il semble qu'ils aient encore un long chemin à parcourir pour pouvoir préparer leur nœud 1,4 nm, alors que TSMC réfléchit au nanomètre pour l'introduire.
Cette année et demie d'avantage avec cette technologie peut-elle être décisive ? Peut-être, mais comme on dit, sans un écosystème complet, les problèmes, comme avec OPC, ne peuvent qu'empirer, et à un moment donné, ils trouveront le plafond jusqu'à ce qu'il soit construit avec ASML et Applied Materials à la barre.
